คำอธิบาย
เมื่อใช้ "โหมดการกําหนดค่าครั้งแรกของ HPS" กับอุปกรณ์ Intel® Stratix® 10 หรือ Intel Agilex® 7 FPGA และดําเนินการคําสั่งกล่องจดหมาย SDM "CONFIG_STATUS" คําที่ 3 บิต 1 จะรายงานอย่างไม่ถูกต้องว่าการลงทะเบียนสถานะ INIT_DONE อยู่ในระดับต่ํา แม้ว่าสัญญาณ INIT_DONE ภายนอกจะอยู่ในระดับสูง ซึ่งแสดงถึง FPGA เข้าสู่โหมดผู้ใช้สําเร็จแล้ว ปัญหานี้ไม่เกิดขึ้นเมื่อใช้ JTAG, ASx4, โหมดการกําหนดค่า AVST หรือ "โหมดการกําหนดค่าครั้งแรก FPGA"
สถานะที่ถูกต้องของ INIT_DONE สามารถตรวจสอบได้ด้วยวิธีการต่างๆ เช่น:
- ตรวจสอบสถานะของไฟ LED INIT_DONE บนบอร์ด หากมี
- อ่าน CONFIG_STATUS โดยใช้เครื่องมือดีบัก Stratix 10 SDM และมีผลกับ FPGAs Intel® Stratix® 10 FPGAs เท่านั้น (เนื่องจากคุณกําลังใช้อินเทอร์เฟซ JTAG)
- อ่าน คําสั่ง sdm_config_status โดยใช้คําแนะนําที่มีใน AN 936: ดําเนินการคําสั่ง SDM ผ่านอินเทอร์เฟซ JTAG
ความละเอียด
ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต