ID บทความ: 000089475 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 01/02/2022

ทําไมIntel® FPGA IP Interlaken (เจนเนอเรชั่น 2) ไม่สามารถสร้างไฟล์โปรแกรมโหมดการประเมินได้

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® Interlaken (เจนเนอเรชั่น 2)

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 ทําให้Intel® FPGA IP Interlaken (เจนเนอเรชั่น 2) ไม่รองรับIntel® FPGA IP Evaluation Modeสําหรับเจนเนอเรชั่นการเขียนโปรแกรมแบบจํากัดเวลา (.sof)

ความละเอียด

หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนด้านล่าง:

  1. ดาวน์โหลดสําเนาของไฟล์ uflex_ilk_tx_ext.ocp และ uflex_ilk_rx_regroup_n.ocp
  2. ใส่สําเนาของ uflex_ilk_tx_ext.ocp ใต้/altera_uflex_ilk_/synth/uflex_ilk_mac/
  3. ใส่สําเนาของ uflex_ilk_rx_regroup_n.ocp ใต้/altera_uflex_ilk_/synth/uflex_ilk_regroup/
  4. เพิ่มบรรทัดด้านล่างไปยังไฟล์ Intel® Quartus® Prime IP ของตัวแปร IP ของคุณ /.qip
  5. คอมไพล์การออกแบบของคุณใหม่
set_global_assignment -library "altera_uflex_ilk_" -name SOURCE_FILE [file join $::quartus(qip_path) "altera_uflex_ilk_/synth/uflex_ilk_mac/uflex_ilk_tx_ext.ocp"]
set_global_assignment -library "altera_uflex_ilk_" -name SOURCE_FILE [file join $::quartus(qip_path) "altera_uflex_ilk_/synth/uflex_ilk_regroup/uflex_ilk_rx_regroup_n.ocp"]

* อย่าลืมเปลี่ยน> ด้วยหมายเลขสี่หลักที่มอบหมายให้กับตัวแปร IP ของคุณหลังจากการสร้าง IP

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition 21.2

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
Intel® Stratix® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้