INTEL® FPGA P-Tile Avalon® Streaming IP สําหรับ PCI Express* Hard IP จะสร้างพาริตีไบต์สําหรับคุณสมบัติการป้องกันพาริตีบัสข้อมูลโดยอัตโนมัติ ไบต์พาริตีที่ระบุบนสัญญาณด้านล่างจะไม่ถูกใช้โดยIntel® FPGA P-Tile Avalon® Streaming IP สําหรับ PCI Express* Hard IP สําหรับคุณสมบัติการป้องกันพาริตีข้อมูล
ชื่อสัญญาณ:
tx_st_data_par_i
tx_st_hdr_par_i
tx_st_tlp_prfx_par
ข้อมูลนี้รวมอยู่ในคู่มือผู้ใช้ Intel® FPGA P-Tile Avalon® Streaming IP สําหรับ PCI Express*รุ่น 21.4