ทําไมอินเทอร์เฟซ TX ของ Intel® FPGA IP สตรีมมิง Avalon® R-Tile สําหรับ PCI Express* ไม่สามารถส่ง TLPs ได้

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v21.1 ทําให้ Intel® FPGA IP การสตรีม Avalon® R-Tile สําหรับ PCI Express* อาจไม่สามารถเริ่มต้นตรรกะอินเทอร์เฟซ TX จากการรีเซ็ตได้

ด้วยเหตุนี้ Intel® FPGA IP สตรีมมิง R-Tile Avalon® สําหรับอินเทอร์เฟซ PCI Express* TX จะไม่ได้รับการเริ่มต้นอย่างถูกต้องและไม่สามารถส่ง Transaction Layer Packets (TLP) ได้

หากต้องการแก้ไขปัญหานี้ ให้เพิ่มการบ้านต่อไปนี้ไปยังไฟล์การตั้งค่าซอฟต์แวร์ Intel® Quartus® Prime (QSF):

set_instance_assignment -name SYNCHRONIZER_IDENTIFICATION FORCED -to *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg
set_instance_assignment -name SYNCHRONIZATION_REGISTER_CHAIN_LENGTH 1 -to *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v21.3