ID บทความ: 000087932 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/11/2023

ทําไมซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v21.3 ไม่สามารถคอมไพล์ในขั้นตอน Support-Logic Generation เมื่อการออกแบบมีช่องสัญญาณ FGT PMA มากกว่าหนึ่งช่องที่จับเวลาด้วยโหมดการจับเวลา PMA

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • โปรโตคอลอินเทอร์เฟซ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v21.3 หากคุณกําหนดค่าช่องสัญญาณ FGT PMA มากกว่าหนึ่งช่องด้วยโหมดการจับเวลา physical medium attachment (PMA) ในการออกแบบของคุณคุณจะรันลงในข้อผิดพลาดการคอมไพล์ที่รู้จัก ปัญหานี้เกิดขึ้นที่ขั้นตอนการสนับสนุนการสร้างลอจิกในระหว่างกระบวนการคอมไพล์ ปัญหานี้มีผลต่อประเภท FGT PMA สําหรับทั้งโหมด non-return-to-zero (NRZ) และ PAM4

    ประเภท FHT PMA และโหมดการตอกบัตร PLL ของระบบสําหรับ FGT PMA ไม่ได้รับผลกระทบจากปัญหานี้

    ความละเอียด

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้