คำอธิบาย
F-Tile Avalon® Streaming Intel® FPGA IP สําหรับ PCI Express อาจไม่สามารถแจงนับได้หลังจากโหลดไฟล์การเขียนโปรแกรม FPGA เนื่องจากเวลาในการกําหนดค่าภาพ FPGA เกินกว่าข้อกําหนดเวลาในการปรับพลังงาน PCI Express 100 มิลลิวินาที
ความละเอียด
เพื่อหลีกเลี่ยงปัญหานี้ แจงนับลิงก์ PCI Express อีกครั้งเมื่อ FPGA ได้รับการกําหนดค่าสําเร็จ หรือหยุดกระบวนการบูตพีซีชั่วคราวจนกว่าจะมีการกําหนดค่า FPGA ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition