ID บทความ: 000087757 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 04/09/2023

ทําไมสัญญาณ o_rx_pcs_fully_aligned ถึงไม่ได้รับการยืนยันในแบบจําลอง Intel® FPGA Hard IP F-tile Ethernet ของฉันใน Questa* Intel® FPGA Edition เมื่อ IEEE* 1588 PTP หรือ Auto-negotiation (AN) และ Link training (LT) หรือทั้งสองคุณสมบัติถูกเปิดใ...

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 21.3 Intel® FPGA Hard IP F-Tile Ethernet ไม่ได้กําหนดค่าสภาพแวดล้อมการจําลอง Questa* Intel® FPGA Edition อย่างถูกต้อง

    F-Tile Ethernet Intel® FPGA Hard IP จําเป็นต้องมีการสนับสนุนคําจํากัดความของมาโครสําหรับการตั้งค่าสภาพแวดล้อม ซึ่งโปรแกรมจําลอง Questa* Intel® FPGA Edition ไม่มี

    ส่งผลให้สัญญาณ o_rx_pcs_fully_aligned ยังไม่ได้รับการเข้ารหัส และการจําลองไม่สามารถดําเนินการลําดับการรีเซ็ต RX ให้สมบูรณ์ได้

    ความละเอียด

    คุณสามารถรันการจําลอง F-Tile Ethernet Intel® FPGA Hard IP PTP ด้วย Questa* Intel® FPGA Edition การจําลอง OEM Oem ที่เริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้