ID บทความ: 000087519 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 23/02/2023

ทําไมสัญญาณ sys_error จึงมีการอ้างอิงถึงสูงเมื่อใช้ Intel® FPGA IP Advanced SEU Detection ในอุปกรณ์ Intel® Stratix® 10 และ Intel Agilex® 7 FPGA

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 การตรวจจับ SEU ขั้นสูง
  • IP เอฟพีจีเอ Intel® การตรวจจับ SEU ขั้นสูง
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4 ขึ้นไป คุณจะสังเกตเห็นสัญญาณ sys_error ที่ระบุไว้ใน Signal Tap Logic Analyzer ที่สูงดังที่แสดงด้านล่างเมื่อใช้ Advanced SEU Detection Intel® FPGA IP ในอุปกรณ์ Intel® Stratix® 10 และ Intel Agilex® 7 FPGA

     

    การตอบสนองที่คาดหวังของสัญญาณ sys_error ควรอยู่ในระดับต่ํา

     

     

    ความละเอียด

    ปัญหานี้แก้ไขได้ตั้งแต่ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.3

     

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้