ปัญหาสำคัญ
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 18.0 หรือก่อนหน้า เมื่อมีการคอมไพล์สองพาร์ติชันในสองโครงการที่แตกต่างกันด้วย top_level_1.sv และ top_level_2.sv และถูกนํามาใช้ใหม่โดยใช้การมอบหมายQDB_FILE_PARTITIONในโครงการที่สามด้วย top_level_3.sv คุณจะเห็นข้อผิดพลาดภายในต่อไปนี้เนื่องจากภูมิภาคนาฬิกาแถวทับซ้อนกัน:
ข้อผิดพลาดภายใน: ระบบย่อย: VPR20KMAIN, ไฟล์: /quartus/fitter/vpr20k/altera_arch_common/altera_arch_re_network_routing_constraints.cpp
ไฟล์ระดับสูงสุดสามไฟล์, top_level_1.sv, top_level_2.sv และ top_level_3.sv มาจากการออกแบบที่แตกต่าง 3 แบบ และแต่ละการออกแบบจะแตกต่างกันในแง่ของอินเทอร์เฟซแบบต่อพ่วง บล็อกการออกแบบที่ใช้ เป็นต้น ดังนั้นโครงการนักพัฒนา (โครงการที่มี top_level_1.sv และ top_level_2.sv) ที่มีการคอมไพล์และส่งออกพาร์ติชันในขั้นต้นไม่มีข้อมูลที่ครอบคลุมเกี่ยวกับโครงการผู้บริโภค (โครงการที่มี top_level_3.sv) ที่มีการใช้พาร์ติชันที่ส่งออกทั้งสอง
- เซกเตอร์นาฬิกาจะถูกกําหนดโดยกล่องสีเขียวใน รูปภาพ 1
- ภูมิภาคนาฬิกาแถวเป็นเซกเตอร์กว้างครึ่งนาฬิกา และแถว LAB หนึ่งแถวสูงหนึ่งแถวแสดงด้วยกล่องประสีแดงในรูปภาพ 1
- ในโครงการผู้บริโภคเมื่อสองพาร์ติชันที่นํากลับมาใช้ใหม่ซ้อนทับกันในภูมิภาคนี้ คุณจะเห็นข้อผิดพลาดภายในข้างต้น
หากต้องการแก้ไขปัญหานี้ ให้ใช้ ภูมิภาค logic lock ใน โครงการนักพัฒนา เพื่อหลีกเลี่ยงการมีสองพาร์ติชันที่นํากลับมาใช้ใหม่ในภูมิภาคนาฬิกาแถวเดียวกันในโครงการผู้บริโภค
ตัวอย่างเช่น:
- จากโครงการผู้บริโภคที่จะนําสองพาร์ติชันกลับมาใช้ใหม่ ให้กําหนดตําแหน่งโดยประมาณของพาร์ติชันสีเหลืองและสีม่วง เลือกข้อจํากัด Logic Lock สําหรับสองพาร์ติชันเพื่อไม่ให้มีการทับซ้อนกันของพื้นที่นาฬิกาแถว
- ในโครงการนักพัฒนาที่มี top_level_1.sv ให้ใช้ข้อจํากัดของภูมิภาค logic lock ที่ระบุจากโครงการผู้บริโภคสําหรับพาร์ติชันสีม่วง ตามด้วยการรวบรวมและส่งออกพาร์ติชันในขั้นตอนสุดท้าย
- ในโครงการนักพัฒนาที่มี top_level_2.sv ให้ใช้ข้อจํากัดของภูมิภาค logic lock ที่ระบุจากโครงการผู้บริโภคสําหรับพาร์ติชันสีเหลือง ตามด้วยการรวบรวมและส่งออกพาร์ติชันในขั้นตอนสุดท้าย
- พาร์ติชันที่ส่งออกเมื่อนําไปใช้ใหม่ในโครงการผู้บริโภคที่มี top_level_3.sv จะรักษาตําแหน่งที่กําหนดไว้ในโครงการนักพัฒนาโดยใช้ข้อจํากัด Logic Lock ที่ไม่ทับซ้อนกัน
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในเวอร์ชันในอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro