ID บทความ: 000087107 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/12/2011

Stratix V Hard IP สําหรับ PCI Express IP Core ไม่ดําเนินการตรวจสอบการแปลแอดเดรสเพิ่มเติม

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ข้อมูลจําเพาะ PCI Express Base ระบุว่าตัวรับสัญญาณสามารถ หรืออาจเลือกบิต Address Translation (AT) ของทรานแซคชัน Layer Packet (TLP) และแจ้ง TLP ที่ได้รับว่ามีรูปแบบไม่ถูกต้องหาก AT ไม่ใช่ 2'b00 Stratix V Hard IP สําหรับ PCI Express ไม่ทํางาน เช็คนี้

    ความละเอียด

    ไม่ต้องแก้ไขปัญหาใดๆ อย่างไรก็ตาม คุณไม่สามารถพึ่งพา บิต AT เพื่อตั้งค่าสถานะ TLPs ที่ผิดปกติ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้