Errata - ปัญหาโมเดลการกําหนดเวลา Arria V ที่รู้จักในซอฟต์แวร์ Quartus II เวอร์ชัน 12.1 SP1

สําหรับการออกแบบที่มุ่งเป้าไปที่อุปกรณ์ Arria® V ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.1 SP1 มีปัญหาที่ทราบกันดีเกี่ยวกับความล่าช้าในการกําหนดเวลาบางอย่าง

โปรดกลับไปที่โซลูชันนี้สําหรับข้อมูลการแก้ไขปัญหาล่าสุดและปัญหาที่เพิ่งรายงานใหม่

ขาดความล่าช้าระหว่างสัญญาณนาฬิกาเอาต์พุต HSSI และอินพุต fPLL refclk

เส้นทางนาฬิกาขาดความล่าช้าในการออกแบบที่กําหนดเป้าหมายอุปกรณ์ Arria V เมื่อสถานการณ์ต่อไปนี้เป็นจริงทั้งหมด:

1. มีการเชื่อมต่อระหว่างเอาต์พุตสัญญาณนาฬิกา HSSI และอินพุต fPLL refclk
2. การเชื่อมต่อประกอบด้วยแหล่งข้อมูลการกําหนดเส้นทาง IQTXRXCLK
3. การเชื่อมต่อไม่ได้ผ่านเครือข่ายนาฬิกาทั่วโลก ระดับภูมิภาค หรือ Periphery

ไม่มีคอร์ทรัพย์สินทางปัญญาที่กระจายโดยAlteraใช้การเชื่อมต่อนาฬิกานี้

โซลูชันนี้จะได้รับการอัปเดตในวันที่ในอนาคตพร้อมรายละเอียดเพิ่มเติมเกี่ยวกับวิธีการตรวจสอบว่าการออกแบบของคุณได้รับผลกระทบหรือไม่ และวิธีการแก้ไขปัญหา