ปัญหาสำคัญ
คำอธิบาย
ปัญหานี้มีผลต่อผลิตภัณฑ์ DDR2 และ DDR3
อินเทอร์เฟซ DDR2 และ DDR3 บนอุปกรณ์ Stratix V อาจมีปัญหา ทําให้สามารถปิดเวลาได้ที่ความถี่สูงสุดบางความถี่
ความละเอียด
วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการใช้สิ่งที่เหมาะสม โซลูชันสําหรับการกําหนดค่าของคุณตามที่อธิบายไว้ด้านล่าง:
- สําหรับเกรดความเร็ว Stratix V, -C1/-C2 การอนุมานอุปกรณ์ด้วย DDR2 SDRAM DIMM ในช่องเสียบแบบ 4 ช่อง การกําหนดค่า โดยใช้ซอฟต์คอนโทรลเลอร์ในอัตราครึ่งอัตรา และความถี่ ข้อมูลจําเพาะของ 400 MHz: อัปเกรดส่วนประกอบ 400 MHz DDR2 SDRAM เป็นส่วนประกอบ DDR2 SDRAM 533 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ
- สําหรับอุปกรณ์เกรดความเร็ว Stratix V การอนุมานอุปกรณ์เกรดความเร็ว -C1/-C2 ด้วยส่วนประกอบ DDR2 SDRAM ในการกําหนดค่า 2 ชิปที่เลือก โดยใช้ ซอฟต์คอนโทรลเลอร์ที่อัตราครึ่งหนึ่ง และข้อมูลจําเพาะความถี่ 400 Mhz: อัปเกรดส่วนประกอบ 400 MHz DDR2 SDRAM เป็นส่วนประกอบ DDR2 SDRAM 533 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ
ปัญหานี้จะไม่ได้รับการแก้ไข
โซลูชันสําหรับข้อมูลจําเพาะความถี่สูงสุดจะเป็น อัปเดตในเวอร์ชันในอนาคตของข้อมูลจําเพาะอินเทอร์เฟซหน่วยความจําภายนอก ตัวประมาณ