ID บทความ: 000086752 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 28/12/2017

สามารถแก้ไขตัวสร้างการรับส่งข้อมูลตัวอย่าง INTEL ARRIA® 10 EMIF IP สําหรับรูปแบบข้อมูลแบบคงที่ได้อย่างไร

สิ่งแวดล้อม

  • ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime
  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อสร้างการออกแบบตัวอย่าง Intel® Arria® 10 EMIF ตัวสร้างการรับส่งข้อมูลจะถูกปรับใช้ด้วยรูปแบบการรับส่งข้อมูล PRBS ที่กําหนดไว้ล่วงหน้า สําหรับการดีบักเพิ่มเติม อาจเป็นประโยชน์ในการใช้รูปแบบข้อมูลแบบคงที่

    ความละเอียด

    มีการปรับใช้รูปแบบข้อมูล PRBS เริ่มต้นโดยใช้ LFSR (Linear Feedback Shifting Register) ซึ่งอยู่ในไฟล์ altera_emif_avl_tg_lfsr_wrapper.sv แสดงความคิดเห็นเกี่ยวกับโค้ดเดิมและเปลี่ยนเป็นรูปแบบข้อมูลที่คุณต้องการ (ดูตัวอย่างด้านล่าง)

    สร้าง
    เจนวาร์ i;
    สําหรับ (i = 0; i < NUM_LFSR; i )
    เริ่ม : lfsr_gen
    altera_emif_avl_tg_lfsr # (
    // . ความกว้าง (LFSR_WIDTH),
    // . SEED (SEED * (3 1) i)
    ) lfsr_inst (
    .clk (clk),
    .reset_n (reset_n)
    .enable (เปิดใช้งาน),
    .data (lfsr_data[(i 1)*LFSR_WIDTH-1):(i*LFSR_WIDTH)])
    // );
    สิ้น สุด
    ต่อท้าย

    always_ff @(posedge clk หรือ negedge reset_n)
    เริ่ม ต้น
    ถ้า (!reset_n) เริ่มต้น
    lfsr_data <= 256'H0000000FFFFFF0000000FFFFFF0000000FFFF000000FFFFFF000000FFFFFFFFFF;
    สิ้นสุดอย่างอื่นหาก (เปิดใช้งาน) เริ่มต้น
    lfsr_data <= ~lfsr_data;
    สิ้น สุด
    สิ้น สุด

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้