ID บทความ: 000086691 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 17/12/2019

ทําไมสัญญาณนาฬิกาขาออกของ ALTCLKCTRL Intel® FPGA IP ติดอยู่สูงในอุปกรณ์ Intel® Arria® 10 SX

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® ALTCLKCTRL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime คุณอาจเห็นว่าสําหรับอุปกรณ์ Intel® Arria® 10 SX สัญญาณนาฬิกาเอาต์พุต ALTCLKCTRL Intel® FPGA IP ติดอยู่สูงเมื่อส่งไปยังตําแหน่ง CLKCTRL_2L_G_I17

    ความละเอียด

    ในการแก้ไขปัญหานี้ สร้างอินสแตนซ์แบบคู่ของ INTEL® FPGA IP ALTCLKCTRL และเพิ่มการบ้านต่อไปนี้ในไฟล์การตั้งค่า Quartus (.qsf) เพื่อรักษาอินสแตนซ์แบบ Dummy และแก้ไขตําแหน่งเพื่อ CLKCTRL_2L_G_I17

    set_location_assignment CLKCTRL_2L_G_I17 - ไปยัง

    set_instance_assignment -name PRESERVE_FANOUT_FREE_WYSIWYG ON -to

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้