เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime คุณอาจเห็นว่าสําหรับอุปกรณ์ Intel® Arria® 10 SX สัญญาณนาฬิกาเอาต์พุต ALTCLKCTRL Intel® FPGA IP ติดอยู่สูงเมื่อส่งไปยังตําแหน่ง CLKCTRL_2L_G_I17
ในการแก้ไขปัญหานี้ สร้างอินสแตนซ์แบบคู่ของ INTEL® FPGA IP ALTCLKCTRL และเพิ่มการบ้านต่อไปนี้ในไฟล์การตั้งค่า Quartus (.qsf) เพื่อรักษาอินสแตนซ์แบบ Dummy และแก้ไขตําแหน่งเพื่อ CLKCTRL_2L_G_I17
set_location_assignment CLKCTRL_2L_G_I17 - ไปยัง
set_instance_assignment -name PRESERVE_FANOUT_FREE_WYSIWYG ON -to