ID บทความ: 000086670 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/03/2019

Perché i dati inviati a NOR Flash non sono corretti quando si utilizza il comando OPCODE nell'IP client della cassetta postale seriale Intel® Stratix® 10?

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 การกำหนดค่าสัญญาณนาฬิกา
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    Quando si utilizza l'IP del client di cassette postali seriali Intel® Stratix® 10, si osserveranno dati errati inviati al flash quando si inviano dati utilizzando il WRITEDATA_0 e WRITEDATA_1 registro. Questo perché l'ordinazione dei byte è in formato little-endian. Ciò equivale all'esecuzione di operazioni di lettura dei dati.

    In base al protocollo di interfaccia SPI, il bit più significativo (MSB) viene inviato o ricevuto quando i dati vengono trasmessi. Quindi ogni byte verrà archiviato dal bit meno significativo (LSB) all'MSB del READDATA_0, READDATA_1, WRITEDATA_0 e WRITEDATA_1. In altre parole, i dati nel registro trasmetteranno il byte LSB al byte MSB del registro dati di lettura o scrittura.

    ความละเอียด

    Per risolvere il problema, è necessario annullare l'ordinazione dei byte dei dati a 4 byte sul WRITEDATA_0 o WRITEDATA_1 registro

    Ad esempio, 4 byte di dati "0x11223344" sono in realtà "0x44332211".

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้