ใน Intel® Quartus®ซอฟต์แวร์ Prime Pro Edition เวอร์ชัน 21.2 ลิงก์ CvP PCIe อาจไม่สามารถแจงนับได้อย่างถูกต้องกับอุปกรณ์ Intel Agilex® 7 ทั้งนี้เนื่องจากเวลาในการกําหนดค่าภาพ periphery เกินข้อกําหนดด้านเวลาการทํางานของ PCIe 100 ms
เพื่อหลีกเลี่ยงปัญหานี้ แจงนับ การเชื่อมโยง PCIe อีกครั้งเมื่อ FPGA ได้รับการกําหนดค่าสําเร็จ
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 21.3