ID บทความ: 000086659 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 25/08/2023

ทําไมการกําหนดค่าผ่านโปรโตคอล (CvP) ถึงใช้เวลาการกําหนดค่าอุปกรณ์ต่อพ่วงเกินข้อกําหนดเวลาเปิดเครื่อง PCIe 100 ms

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใน Intel® Quartus®ซอฟต์แวร์ Prime Pro Edition เวอร์ชัน 21.2 ลิงก์ CvP PCIe อาจไม่สามารถแจงนับได้อย่างถูกต้องกับอุปกรณ์ Intel Agilex® 7 ทั้งนี้เนื่องจากเวลาในการกําหนดค่าภาพ periphery เกินข้อกําหนดด้านเวลาการทํางานของ PCIe 100 ms

ความละเอียด

เพื่อหลีกเลี่ยงปัญหานี้ แจงนับ การเชื่อมโยง PCIe อีกครั้งเมื่อ FPGA ได้รับการกําหนดค่าสําเร็จ

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 21.3

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้