ID บทความ: 000086657 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/12/2016

ทําไมการอนุมาน RAM ของฉันล้มเหลวในการออกแบบ Stratix 10

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในซอฟต์แวร์ Quartus® Prime Pro Edition คุณอาจเห็นว่า RAM ที่อนุมานเป็น M20Ks ใน Stratix® V หรือ Arria® 10 จะไม่ถูกอนุมานใน Stratix 10 ด้วยเหตุผลใดสาเหตุหนึ่งต่อไปนี้:

    • Stratix 10 ไม่รองรับ True Dual Port (TDP) Dual Clock RAM
    • Stratix 10 ไม่รองรับ TDP RAM ความกว้างผสม
    • Stratix 10 ไม่รองรับพฤติกรรมการอ่าน-ระหว่างการเขียนพอร์ตผสม "ข้อมูลเก่า" สําหรับ TDP RAM
    • Stratix 10 รองรับ RAM แบบพอร์ตคู่ (SDP) ที่มีความกว้างผสมเท่านั้นที่ไม่มีอัตราส่วน 1:2 และ 1:4 (1:8, 1:16 และ 1:32)

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้