ปัญหาสำคัญ
คุณอาจได้รับข้อผิดพลาดนี้เมื่อวางพินโดยรอบพินมาตรฐาน 1.0 V I/O ภายในธนาคารเดียวกัน แม้จะเป็นไปตามข้อกําหนดการเหนี่ยวนําร่วมทั้งหมดตาม สเปรดชีตการรวม กันสําหรับ FPGA MAX® 10 นี่เป็นปัญหาที่ทราบกันดีเนื่องจากฐานข้อมูลที่ล้าสมัยสําหรับซอฟต์แวร์ Quartus® Prime และสเปรดชีต
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro เวอร์ชัน 22.1