ID บทความ: 000086538 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/11/2018

ทําไมระบบฮาร์ดโปรเซสเซอร์ Intel® Stratix® 10 ถึงพบข้อผิดพลาดขณะเข้าถึง Secure Device Manager QSPI เมื่อแหล่งสัญญาณนาฬิกาการกําหนดค่าถูกตั้งค่าเป็นพิน OSC_CLK_1

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในรหัส U-Bootloader ระบบโปรเซสเซอร์ Hard Intel® Stratix® 10 อาจรายงานข้อผิดพลาดที่คล้ายกับต่อไปนี้เมื่อพยายามเข้าถึงหน่วยความจําแฟลช Secure Device Manager QSPI และแหล่งสัญญาณนาฬิกาการกําหนดค่าถูกตั้งค่าที่พิน OSC_CLK_1:

    SOCFPGA_STRATIX10 # SF Probe

    SF: การปรับเทียบล้มเหลว (ช่วงต่ํา)

    SF: ไบต์ JEDEC id ที่ไม่รู้จัก: FF, fc, 82

    ไม่สามารถตั้งค่าเริ่มต้นแฟลช SPI ที่ 0:0 (ข้อผิดพลาด -2)

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ให้ตั้งค่าแหล่งสัญญาณนาฬิกาการกําหนดค่าเพื่อใช้ออสซิลเลเตอร์ภายใน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้