ID บทความ: 000086472 ประเภทข้อมูล: การติดตั้งและตั้งค่า การตรวจสอบครั้งล่าสุด: 06/12/2018

ทําไมการกําหนดค่า FPGA Fabric (เฟส 2) ล้มเหลวในการออกแบบ HPS Boot First Intel® Stratix® 10 SoC

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.1 การกําหนดค่าขั้นตอนที่ 2 ของ fabric FPGA จาก HPS เป็นส่วนหนึ่งของการบูต HPS ก่อนในอุปกรณ์ Intel Stratix® 10 SoC อาจล้มเหลวเมื่อรันจาก u-boot หรือ Linux สําหรับขนาดใหญ่ ไฟล์ RBF

    ความละเอียด

    โปรแกรมปรับปรุง 0.19 สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.1 พร้อมให้แก้ไขปัญหานี้แล้ว ดาวน์โหลดและติดตั้งโปรแกรมแก้ไขจากลิงก์ต่อไปนี้ ทําการคอมไพล์โครงการซอฟต์แวร์ Intel Quartus Prime Pro Edition ของคุณใหม่ และสร้างไฟล์โปรแกรมใหม่:

    ซึ่งได้รับการแก้ไขในซอฟต์แวร์ Intel Quartus Prime Pro Edition v18.1.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้