คำอธิบาย
เนื่องจากปัญหาในอุปกรณ์ Intel Agilex® 7 SoC FPGA Rev A หลังจากการกําหนดค่า FPGA สําเร็จ u-boot อาจหยุดชะงักหลังจากการกําหนดค่า FPGA ซ้ําๆ หลายครั้ง
จํานวนการกําหนดค่าใหม่ของ FPGA ไม่ระบุ
ความละเอียด
หากต้องการแก้ไขปัญหานี้ โปรดทําตามขั้นตอนด้านล่าง
คอมไพล์โครงการในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 19.4 รุ่น 41 หรือใหม่กว่า และตรวจสอบให้แน่ใจว่าคุณมี qdb พร้อมใช้งานและไฟล์ทั้งหมดที่ไม่ได้บีบอัด
ดาวน์โหลดสคริปต์ tcl และเรียกใช้คําสั่ง
ชื่อโครงการ quartus_cdb -t u2b_eco.tcl
ชื่อโครงการ quartus_asm
หมายเหตุ: คําสั่งแรกเรียกใช้ไฟล์สคริปต์เพื่อแทนที่ BCM ในโครงการ Quartus และคําสั่งที่สองจะเรียกใช้งานแอสเซมบลีเพื่อสร้าง sof ใหม่