ID บทความ: 000086384 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/03/2021

ทําไม Linux จึงรายงานข้อผิดพลาด "การเริ่มต้นกลไกจัดการ DMA ล้มเหลว" เมื่อ EMAC ใช้อินเทอร์เฟซ GMII

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อรองรับอินเทอร์เฟซ GMII สําหรับ HPS EMAC จะมีการส่งออกนาฬิกาสามครั้งไปยังFPGA:

emac_tx_clk_i (อินพุต), emac_rx_clk_i(อินพุต), emac_gtx_clk (เอาต์พุต)

 

Linux จะรายงานข้อผิดพลาดด้านล่างหากนาฬิกา emac_tx_clk_i ไม่ได้เชื่อมต่ออย่างถูกต้อง:

......

[ 4.291414] socfpga-dwmac ff802000.ethernet: รีเซ็ต DMA ล้มเหลว

[ 4.297785] socfpga-dwmac ff802000.ethernet eth1: stmmac_hw_setup: การเตรียมใช้งานเอนจิน DMA ล้มเหลว

[ 4.306806] socfpga-dwmac ff802000.ethernet eth1: stmmac_open: การตั้งค่า Hw ล้มเหลว

......

ความละเอียด

นอกจากการเชื่อมต่อemac_rx_clk_i(125MHz) สําหรับ GMII แล้ว emac_tx_clk_iยังต้องเชื่อมต่ออย่างถูกต้อง (2.5MHz หรือ 25MHz) แม้ว่าจะไม่ได้ใช้งานในโหมด GMII

 

ข้อมูลข้อกําหนดemac_tx_clk_iได้เพิ่มลงในเอกสาร HPS ตั้งแต่เวอร์ชั่น 21.2

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
Arria® V SX SoC FPGA
Cyclone® V SX SoC FPGA
Intel® Stratix® 10 SX SoC FPGA
Intel® Arria® 10 SX SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้