ID บทความ: 000086341 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/06/2021

ทําไมฉันจึงเห็นข้อผิดพลาดในการทํางานในฮาร์ดแวร์เมื่อใช้คอร์ IP Intel® Stratix® 10 10GBASE-KR PHY

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® 10GBASE-R PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.1 และใหม่กว่า คุณอาจเห็นความล้มเหลวของฮาร์ดแวร์เมื่อใช้คอร์ INTEL® STRATIX® 10 10GBASE-KR PHY

    ปัญหานี้เกิดขึ้นเนื่องจากข้อจํากัดด้านเวลาไม่ถูกต้องในไฟล์ Intel® Stratix® 10 10GBASE-KR PHY PHY IP Core Synopsys Design Constraint (SDC) ที่สร้างขึ้นโดยอัตโนมัติ พาธไปยังอินพุตxgmii_tx_dcของ IP หรือจากเอาต์พุตxgmii_rx_dcของ IP อาจมีข้อจํากัดอย่างไม่ถูกต้อง ปัญหานี้อาจเกิดขึ้นแม้ว่าจะไม่มีการรายงานการละเมิดเวลาในตัววิเคราะห์เวลา

    เฉพาะการปรับใช้ทรัพย์สินทางปัญญา (IP) ที่มีทอพอโลยีการตอกบัตรต่อไปนี้เท่านั้นที่ได้รับผลกระทบจากปัญหานี้:

    • พอร์ตxgmii_tx_clkของ IP และนาฬิกาที่ป้อนตรรกะหรือ MAC ที่ขับเคลื่อนพอร์ตxgmii_tx_dcของ IP ทั้งสองช่องจะเชื่อมต่อกับนาฬิกาที่สร้างขึ้นจากภายนอกเดียวกัน

    • พอร์ตxgmii_rx_clkของ IP และนาฬิกาที่ป้อนตรรกะที่ป้อนโดยพอร์ตxgmii_rx_dcของ IP ทั้งสองเชื่อมต่อกับนาฬิกาที่สร้างขึ้นจากภายนอกเดียวกัน

    หากการออกแบบของคุณใช้ทอโพโลยีสัญญาณนาฬิกาตามรายการด้านบนและยังคงอยู่ในการพัฒนา ให้ดู ส่วน ความละเอียด เพื่อดําเนินการแก้ไข  สําหรับการออกแบบที่อยู่ในการผลิตที่ใช้ทอพอโลยีการตอกบัตรที่ระบุไว้ด้านบน ให้ทําตามขั้นตอนเหล่านี้เพื่อดูว่ามีการละเมิดเวลาสําหรับการออกแบบที่คอมไพล์ไว้ล่วงหน้าหรือไม่:

    1. ค้นหาไฟล์ 10GBASE-KR PHY sdc ที่สร้างขึ้นโดยอัตโนมัติเดิม: \\altera_xcvr_10gkr_s10_\synth\altera_xcvr_10gkr_s10_.sdc
    2. เปลี่ยนชื่อไฟล์นี้เป็น:\altera_xcvr_10gkr_s10_\synth\altera_xcvr_10gkr_s10__original.sdc
    3. คัดลอกไฟล์ corrected-krphy-sdc-to-rename.sdc ที่ลิงก์ต่อไปนี้ (corrected-krphy-sdc-to-rename.sdc) ไปยังตําแหน่งเดียวกัน แล้วเปลี่ยนชื่อเป็นไฟล์ .sdc เดิม (ชื่อ "altera_xcvr_10gkr_s10_.sdc" ก่อนที่จะแก้ไขในขั้นตอนที่ 2)
    4. รันการวิเคราะห์เวลาสําหรับโครงการอีกครั้งและตรวจสอบการละเมิด

    หมายเหตุ: ไฟล์ .sdc ที่สร้างขึ้นโดยอัตโนมัติจะถูกเขียนทับหากมีการสร้าง IP ขึ้นใหม่ดังนั้นขั้นตอนเหล่านี้จะต้องทําซ้ําหากมีการสร้าง IP ขึ้นใหม่

    ความละเอียด

     

    หากการออกแบบของคุณได้รับผลกระทบ และคุณกําลังใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.3 หรือ 21.2 ให้ ดาวน์โหลด และ ติดตั้ง โปรแกรมแก้ไขที่เกี่ยวข้องจากรายการต่อไปนี้:

    หมายเหตุ: จะต้องสร้างคอร์ 10GBASE-KR PHY IP ใหม่หลังจากติดตั้งโปรแกรมแก้ไข

    หากคุณกําลังใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.1, 20.2, 20.4 หรือ 21.1 ให้ อัปเกรดเป็น ซอฟต์แวร์ patch v21.2 และติดตั้ง Patch 0.07

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v21.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้