ID บทความ: 000086302 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/08/2013

มีปัญหากับการแสดงผลตําแหน่งของพินบางตัวในStratix IV และArria II GX Device IO pads View และ Chip Planner หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช่ มีปัญหากับการแสดงผลตําแหน่งของพินบางตัวในStratix® IV และArria®อุปกรณ์ II GX IO ใน Pads View and Chip Planner เนื่องจากปัญหานี้ Fitter อาจให้ข้อความแสดงข้อผิดพลาดระหว่างการคอมไพล์ เช่น:

    ข้อผิดพลาด: หมายเลข Pad ชื่อ ชื่อพินในตําแหน่งพิน อยู่ใกล้กับแผ่น ชื่อพิน I/O ที่แตกต่าง < >ตําแหน่งพินในตําแหน่งพิน -- แผ่นต้องแยกด้วยแถวห้องแล็ปขั้นต่ํา 1 แถว ใช้มุมมอง Pad of Pin Planner เพื่อดีบัก

    ในกรณีนี้ แผ่นข้อความแสดงข้อผิดพลาดอาจไม่สามารถอยู่ในตําแหน่งเดียวกับที่แสดงในมุมมอง Pads หรือ Chip Planner

    หากต้องการตรวจสอบว่าตําแหน่งของแผ่น IO ที่กําหนดอยู่ติดกันหรือไม่ คุณสามารถรวมคอลัมน์ "กลุ่ม Pad" ไว้ในตาราง Pin Planner พร้อมกับพินทั้งหมดที่แสดงอยู่ในรายการ แผ่น IO ทุกสี่แผ่นบนIO_blockเดียวกันจะมีหมายเลข "Pad Group" เดียวกัน ตัวอย่างเช่น หมายเลข "Pad Group" 10 จะอยู่ติดกับตัวเลข "Pad Group" 9 และ 11

    เวอร์ชั่นซอฟต์แวร์ Quartus® II ที่ได้รับผลกระทบสําหรับปัญหาการดู Pads เป็นเวอร์ชั่น 9.1SP1 และก่อนหน้า การแก้ไขมุมมอง Pad ถูกนําไปใช้ในซอฟต์แวร์ Quartus II เวอร์ชั่น 9.1SP2

    เวอร์ชั่นซอฟต์แวร์ Quartus II ที่ได้รับผลกระทบสําหรับปัญหาตัววางแผนชิปคือเวอร์ชั่น 10.0 และก่อนหน้า

    ความละเอียด การแก้ไขสําหรับ Chip Planner มีกําหนดการสําหรับการเปิดตัวซอฟต์แวร์ Quartus II ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้