ID บทความ: 000086227 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/06/2016

SerialLite III Streaming IP Core ที่ใช้โหมดเปิดใช้งาน ECC มีการกําหนดบิต ECC ที่ไม่ถูกต้องในพอร์ต tx_error

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    สําหรับ Stratix V, Arria V GZ และ Arria 10 SerialLite III Streaming Core พร้อม ECC โหมดเปิดใช้งาน บิตสถานะข้อผิดพลาด ECC จะถูกกําหนดอย่างไม่ถูกต้องในtx_error พอร์ต (tx_error[2:1]) ที่ tx_error[1] มอบหมายให้ ข้อผิดพลาดร้ายแรงของ ECC และ tx_error[2] ได้รับมอบหมายด้วย ECC ที่แก้ไขได้ ข้อ ผิด พลาด

    การมอบหมายที่ถูกต้องควรเป็น tx_error[1]: ECC ที่ถูกต้อง ข้อ ผิด พลาด

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหาสําหรับปัญหานี้

    ปัญหานี้จะได้รับการแก้ไขในรุ่นในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้