ID บทความ: 000086127 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 10/02/2016

วัตถุประสงค์ของช่องเว้นระยะห่างของช่องสัญญาณเมื่อใช้งาน PLL เป็นเสี้ยวหนึ่งในAlteraการทํางานเมกะฟังก์ชัน PLL คืออะไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ระยะห่างของช่องสัญญาณของ PLL หมายถึงความแม่นยําที่ต้องการของความถี่เอาต์พุตสังเคราะห์ตามที่วัดก่อนผลของตัวแบ่งเอาต์พุต

สามารถแก้ไขข้อมูลในฟิลด์นี้ได้ในAltera® การทํางานร่วมกันของ PLL เมื่อเลือกโหมดเศษส่วน ส่วนย่อยของระยะห่างเป็นฟังก์ชั่นของความถี่ Phase Frequency Detector (PFD) (fPFD) และความละเอียด Delta-Sigma-Modulator (DSM) 
ตัวอย่างเช่น สําหรับ fPLL DSM 24 บิต ระยะห่างของแชนเนลนี้มีค่าขั้นต่ําของ fPFD/(2^24)

ในแง่ของการประยุกต์ใช้หรือใช้คุณสมบัตินี้ หากตัวอย่างเช่นคุณกําลังจะสังเคราะห์สัญญาณนาฬิกาเอาต์พุต 300MHz และต้องการความแม่นยําที่ 100ppm หรือดีกว่านี้ สิ่งนี้จะแปลงเป็นข้อกําหนดการเว้นระยะห่างของช่องสัญญาณที่ 30KHz หรือเล็กกว่าซึ่งเป็นสิ่งที่คุณจะเข้าสู่เมกะวัตต์

โปรดทราบว่าในโหมดเสี้ยวหนึ่งจะมีการแลกเปลี่ยนประสิทธิภาพระหว่างระยะห่างของแชนเนลและลูป คําแนะนําทั่วไปคือการใช้ระยะห่างของช่องสัญญาณที่ใหญ่ที่สุดที่ยอมรับได้สําหรับแอปพลิเคชัน ซึ่งจะให้ประสิทธิภาพที่ฉับไวที่สุดและเวลาล็อกที่เร็วที่สุดสําหรับลูป

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้