ID บทความ: 000086061 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมฉันจึงได้รับข้อผิดพลาดที่เหมาะสมสําหรับอุปกรณ์ Stratix II โดยใช้ช่องสัญญาณ DPA ในซอฟต์แวร์ Quartus II เวอร์ชั่น 5.0 และใหม่กว่ามากกว่า 25 แถว

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย แผนภูมินาฬิกา DPA ในอุปกรณ์ Stratix® II จะรองรับช่องสัญญาณใน 25 แถวแรกที่ติดกับ PLL เท่านั้น
ที่กําลังให้อาหารธนาคาร DPA เวอร์ชั่นก่อนเวอร์ชั่น Quartus II 5.0 ไม่ได้ตรวจสอบกฎนี้ Quartus II เวอร์ชั่น 5.0 และใหม่กว่าจะให้
ข้อผิดพลาดที่เหมาะสมหากช่องสัญญาณ LVDS ที่มี DPA อยู่ห่าง PLL มากกว่า 25 แถวซึ่งกําลังขับเคลื่อน

โซลูชันนี้คือการตรวจสอบว่าช่องสัญญาณ DPA อยู่ภายใน 25 แถวจาก PLL ที่ขับเคลื่อนอยู่

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® II FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้