ID บทความ: 000086053 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 08/10/2013

ข้อผิดพลาดภายใน: ระบบย่อย: SIN, ไฟล์: /quartus/h/sin_micro_tnodes_enum_translator_auto.cpp สาย: 5985

สิ่งแวดล้อม

    ซอฟต์แวร์ Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ในซอฟต์แวร์ Quartus® II เวอร์ชัน 13.0sp1 คุณจะเห็นข้อผิดพลาดภายในนี้เมื่อเรียกใช้ตัววิเคราะห์พลังงาน PowerPlay หากช่องตัวรับส่งสัญญาณใช้ LVDS หรือมาตรฐาน LVPECL I/O แบบดิฟเฟอเรนเชียล โดยกําหนดเป้าหมาย Cyclone® V, Arria® V และ Stratix®อุปกรณ์ V

ตัววิเคราะห์พลังงานไม่ระบุช่องสัญญาณของตัวรับส่งสัญญาณเป็นพิน I/O ทั่วไป (GPIO) แต่พิน GPIO ไม่มีข้อมูลในการตั้งค่าการสิ้นสุดเฉพาะ HSSI

ความละเอียด

มีโปรแกรมแก้ไขสําหรับการแก้ไขนี้สําหรับซอฟต์แวร์ Quartus® II เวอร์ชัน 13.0sp1

แพทช์นี้ช่วยให้ตัววิเคราะห์กําลังไฟฟ้าสามารถระบุช่องตัวรับส่งสัญญาณได้อย่างถูกต้องและดึงข้อมูลที่เหมาะสมสําหรับการคํานวณ

ปัญหานี้ได้รับการแก้ไขใน Intel® Quartus® 13.1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้