ID บทความ: 000086039 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/01/2015

Parallel Flash Loader IP (PFL) รองรับตัวเลือกการกําหนดค่าFPGAเมื่อสร้างอินสแตนซ์ในอุปกรณ์ MAX 10 หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย ใช่ ตั้งแต่ซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.1 Parallel Flash Loader IP (PFL) รองรับตัวเลือกการกําหนดค่าFPGA รวมถึงตัวเลือกการเขียนโปรแกรม Flash เมื่อสร้างอินสแตนซ์ในอุปกรณ์ MAX® 10 เครื่อง PFL IP สามารถใช้ตั้งโปรแกรมอุปกรณ์แฟลชภายนอกและกําหนดค่าFPGAsที่เชื่อมต่อกับอุปกรณ์ MAX 10 ได้

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® MAX® 10 FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้