คำอธิบาย
เมื่อใช้ Fast PLL ในโหมดไม่มีการชดเชยใน Quartus II เวอร์ชั่น 4.0 และก่อนหน้า คอมไพเลอร์จะเปลี่ยนสัญญาณนาฬิกาเอาต์พุตจาก PLL อย่างไม่ถูกต้องเพื่อชดเชยความล่าช้าของเครือข่ายนาฬิกา ลักษณะเช่นนี้ไม่ถูกต้อง เนื่องจากไม่ควรมีการชดเชยความล่าช้าในโหมดนี้ ปัญหานี้ได้รับการแก้ไขใน Quartus II v4.0 SP1 เพื่อให้แน่ใจว่าหมายเลข tSU/tCO ที่สอดคล้องกันเมื่อย้ายไปยังอุปกรณ์Stratixตระกูลอื่น ๆ โปรดใช้ 4.0 SP1 หากคุณต้องการรักษาความสัมพันธ์ของเวลาเดียวกันหลังจากอัปเกรดเป็น Quartus II 4.0 SP1 ให้ใช้คุณสมบัติการเปลี่ยนเฟสของ PLL เพื่อเปลี่ยนขอบนาฬิกากลับไปที่ตําแหน่งเดิม นอกจากนี้คุณยังสามารถใช้เทคนิคเดียวกันนี้ในการรับ 4.0 SP1 tSU/tCO ครั้งในเวอร์ชัน pre-4.0 SP1
สิ่งแวดล้อม
BUILT IN - ARTICLE INTRO SECOND COMPONENT