ID บทความ: 000085891 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 04/05/2015

ความล้มเหลวในการกําหนดเวลาเท็จในอินเทอร์เฟซ QDR-IV บนอุปกรณ์ Arria 10

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่ออินเทอร์เฟซ QDR-IV ในอุปกรณ์ Arria 10 เครื่อง

    ความล้มเหลวในการกําหนดเวลา I/O ต่อไปนี้มีแนวโน้มที่จะถูกรายงาน:

    • DK เทียบกับการกําหนดเวลา CK มีแนวโน้มที่จะล้มเหลว เนื่องจาก รุ่นเวลาปัจจุบันอนุมานว่าไม่ได้ทําการสอบเทียบ DK/CK แต่จะดําเนินการสอบเทียบ DK/CK ตามความเป็นจริง
    • การกําหนดเวลาการเขียนมีแนวโน้มที่จะล้มเหลว เนื่องจากเวลาปัจจุบัน รุ่นไม่ถูกต้อง

    ความล้มเหลวด้านเวลาทั้งสองที่อธิบายไว้ข้างต้นเป็นเท็จ และสามารถ จะละเลย

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหาสําหรับปัญหานี้

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 15.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้