ID บทความ: 000085870 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/01/2018

ทําไม Intel® Stratix® 10 EPE หรือ QPA รายงานพลังงาน DSP ต่ําลงเมื่อ DSP สร้างอินสแตนซ์ในโหมด 27x27

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาใน EPE (Early Power Estimator) และ QPA (Quartus Power Analyzer) คุณอาจเห็นพลังงาน DSP ต่ําไปเมื่อ DSP สร้างอินสแตนซ์ในโหมด 27x27 แต่หมายเลขอินพุตเป็น 9 หรือ 12 บิตเท่านั้น ตัวคูณ 9x9 และ 12x12 สามารถจัดการได้อย่างถูกต้องในโหมด DSP อื่นๆ

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ ให้สร้างอินสแตนซ์ DSP ในโหมด 18x18 เมื่อหมายเลขอินพุตเป็น 9 หรือ 12 บิต เนื่องจาก QPA และ EPE ให้การประมาณพลังงานที่แม่นยําในโหมด 18x18

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้