ID บทความ: 000085834 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 19/11/2013

คําเตือนที่สําคัญ: *_p0_pin_map.tcl: ไม่พบนาฬิกา PLL สําหรับพิน *:s0|*:sequencer_scc_mgr_inst|scc_state_curr STATE_SCC_IDLE

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณจะเห็นข้อความเตือนที่สําคัญนี้หากคุณคอมไพล์คอนโทรลเลอร์ DDR3 กับ UniPHY ด้วยการบ้านต่อไปนี้ ในกรณีนี้ ซอฟต์แวร์ Quartus® II ไม่พบ pll_config_clock

ปิด set_global_assignment -name EXTRACT_VERILOG_STATE_MACHINES

ซอฟต์แวร์ Quartus II จะค้นหา *:s0|*:sequencer_scc_mgr_inst|scc_state_curr STATE_SCC_IDLE เพื่อค้นหา pll_config_clock

สถานะจะหายไปหากคุณไม่อนุญาตเจนเนอเรชั่นของเครื่องสถานะ ดังนั้นซอฟต์แวร์ Quartus® II จึงไม่พบนาฬิกา

ความละเอียด

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Edition เวอร์ชั่น 13.1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

Arria® V GT FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® V ST SoC FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้