ID บทความ: 000085808 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 29/10/2013

ฉันจะลดการเต้นของคอนโทรลเลอร์ UniPHY DDR3 avl_readyอินเตอร์เฟซAvalonต่ําได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย คุณอาจเห็น avl_ready ชีพจรต่ําในบางสถานการณ์ที่ไม่ควรคาดไว้ ทั้งนี้ขึ้นอยู่กับประเภทของการเข้าถึงอินเทอร์เฟซAvalon®ของคอนโทรลเลอร์ ซึ่งเกิดขึ้นเนื่องจากวิธีการทํางานของอินเทอร์เฟซ Avalon
    ความละเอียด รายการด้านล่างเป็นคําแนะนําบางอย่างที่อาจช่วยเพิ่มประสิทธิภาพของอินเทอร์เฟซ Avalon โดยการลดขนาด avl_ready การพัลส์ต่ําระหว่างการเข้าถึงแบบ Burst
    1. เพิ่มค่าของ MegaWizard™ parameter Command Queue Lookahead Depth คอนโทรลเลอร์ใช้นโยบายหน้าเปิดที่พยายามเปิดธนาคารเพื่อหลีกเลี่ยงการชาร์จล่วงหน้าที่ไม่จําเป็นและเปิดใช้งานรอบ โดยทั่วไปจะต้องมีค่า Command Queue Lookahead Depth ของจํานวนหน้าเพื่อให้เปิดได้พร้อมกันและอีกอย่างน้อย 2 คําสั่งสําหรับคําสั่งใหม่ที่เข้าสู่คอนโทรลเลอร์ โปรดทราบว่าการเพิ่มพารามิเตอร์นี้จะใช้ทรัพยากรตรรกะFPGAมากขึ้น และการปิดเวลาอาจท้าทายมากขึ้น
    2. ตั้งค่าตัวเลือกความหน่วงแฝงของหน่วยความจําพารามิเตอร์ MegaWizard -> โหมดลงทะเบียน 1 ->ตัวเลือกความหน่วงแฝงของ CAS เสริมหน่วยความจําเป็น ปิดใช้งาน
    3. ในไฟล์การเปลี่ยนแปลงระดับบนสุดของคอนโทรลเลอร์ DDR3 UniPHY\ ให้ค้นหาพารามิเตอร์ MAX_PENDING_WR_CMD และ MAX_PENDING_RD_CMD เปลี่ยนค่าเหล่านี้เป็น 32 และสร้างคอนโทรลเลอร์ DDR3 ใหม่
    4. หากใช้คอนโทรลเลอร์อัตราครึ่งอัตราและAvalonเข้าถึงขนาด 1 เพื่อเพิ่มประสิทธิภาพของคอนโทรลเลอร์ ให้เปิดใช้งานตัวเลือกการผสานรวม Burst

    สําหรับข้อมูลเพิ่มเติมเกี่ยวกับอินเทอร์เฟซAvalon โปรดดู ข้อมูลจําเพาะอินเทอร์เฟซAvalon

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 19 ผลิตภัณฑ์

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้