ปัญหาสำคัญ
คำอธิบาย
ปัญหานี้มีผลต่อผลิตภัณฑ์ DDR3
ข้อผิดพลาดการจําลองอาจเกิดขึ้นได้เมื่อคุณจําลองอัตราเป็นไตรมาส การออกแบบ DDR3 โดยใช้ VHDL และ ModelSim ที่เปิดใช้งาน Ping Pong PHY และตั้งค่าโหมดการปรับเทียบเป็น ด่วน หรือ เต็ม
ความละเอียด
การแก้ไขปัญหาสําหรับปัญหานี้ทําได้ด้วยวิธีใดวิธีหนึ่งต่อไปนี้: ตั้งค่าโหมดการปรับเทียบเป็น ข้าม ใช้ Verilog แทน VHDL หรือ ใช้ตัวจําลองอื่น
ปัญหานี้จะได้รับการแก้ไขในรุ่นในอนาคต