ID บทความ: 000085698 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 01/12/2012

ข้อผิดพลาดเกิดขึ้นเมื่อสร้าง RLDRAM 3 IP Core พร้อมการแชร์ PLL และชุดเครื่องมือดีบักแบบ On-Chip EMIF

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อผลิตภัณฑ์ RLDRAM 3

    ข้อความแสดงข้อผิดพลาดต่อไปนี้อาจปรากฏขึ้นเมื่อคุณพยายาม สร้างคอร์ IP RLDRAM 3 ด้วย เปิดใช้งาน EMIF บนชิป เปิดใช้ตัวเลือกชุดเครื่องมือดีบัก และชุด โหมดการแชร์ PLL ไปยัง Slave:

    ข้อผิดพลาด: ทดสอบ: add_connection: ไม่มีประเภทการเชื่อมต่อสําหรับ afi_clk.out_clk_1/seq_bridge.clk ...

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการสร้าง IP ด้วย PLL ตั้งค่าโหมดการแชร์ เป็น ไม่มีการแชร์ และทําให้เป็น การเชื่อมต่อกับ PLL ภายนอกด้วยตนเอง

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้