IP Core 40-100GbE ความหน่วงแฝงต่ําปรับใช้ข้อมูลจําเพาะ Avalon-MM อย่างไม่ถูกต้องบนอินเทอร์เฟซควบคุมและสถานะ

อินเตอร์เฟซสถานะและการควบคุมคอร์ IP 40-100GbE ความหน่วงแฝงต่ํา ให้การเข้าถึงการลงทะเบียนคอร์ IP และนําไปใช้งานได้ โปรโตคอล Avalon-MM Interface Slave อย่างไรก็ตาม แกน IP มี ไม่ได้ใช้โปรโตคอลนี้อย่างถูกต้อง โดยเฉพาะเอาต์พุตstatus_waitrequest สัญญาณไม่เป็นไปตามข้อมูลจําเพาะ แกน IP มี ไม่ถอดรหัสสัญญาณนี้จนกว่าหลังจากปิดแอพพลิเคชั่นแล้ว ให้ทําการถอดรหัสหรือstatus_writeอินพุตstatus_read สัญญาณ

ตามข้อมูลจําเพาะโปรโตคอล Avalon-MM มาสเตอร์ (แอปพลิเคชัน) ต้องเก็บสัญญาณคําขออ่านหรือเขียนไว้ จนกว่าทาสจะถอดรหัสสัญญาณ waitrequest อย่างไรก็ตาม ด้วย การปรับใช้คอร์ IP ในปัจจุบัน คอร์ IP จะถือว่ามีข้อผิดพลาด หลายคําขอหากหลักระบุคําขออ่านหรือเขียน สัญญาณเมื่อสัญญาณไม่ว่างถูกระบุ

สําหรับข้อมูลเพิ่มเติมเกี่ยวกับข้อมูลจําเพาะ Avalon-MM โปรดดู เพื่อAvalon ข้อมูลจําเพาะอินเทอร์เฟซ

ในการหลีกเลี่ยงปัญหานี้ แอปพลิเคชันควรออก คําขออ่านหรือเขียนใหม่ (Assert status_read หรือ status_write) เฉพาะเมื่อ status_waitrequest ไม่ระบุสัญญาณ และต้องถือสัญญาณ status_read หรือ status_write สูงสําหรับเพียงรอบนาฬิกาเดียว

ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 14.0 ของความหน่วงต่ํา 40- และฟังก์ชันอีเธอร์เน็ต MAC 100-Gbps และ PHY MegaCore