ID บทความ: 000085691 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/12/2015

คู่มืออุปกรณ์ Cyclone® V: ปัญหาที่ทราบ

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ปัญหา338064: ฉบับที่ 1, บทที่ 8 การลดความเสี่ยง SEU สําหรับอุปกรณ์ Cyclone® V, เวอร์ชั่น 2015.06.12

ในหน้า 8-9 ส่วนการกําหนดเวลาจะระบุดังนี้:

พิน CRC_ERROR จะถูกขับเคลื่อนต่ําเสมอในระหว่างการคํานวณ CRC โดยขั้นต่ําที่ 32 รอบสัญญาณนาฬิกา เมื่อเกิดข้อผิดพลาด พินจะถูกขับเคลื่อนสูงเมื่ออัปเดต EMR หรือรอบสัญญาณนาฬิกา 32 รอบแล้ว จะมีอายุการใช้งานนานเพียงใด ดังนั้นคุณจึงสามารถเริ่มดึงเนื้อหาของ EMR ที่ขอบของพิน CRC_ERROR ที่เพิ่มขึ้นได้ พินจะยังคงสูงจนกว่าเฟรมปัจจุบันจะถูกอ่านแล้วขับเคลื่อนต่ําอีกครั้งโดยขั้นต่ําที่ 32 รอบสัญญาณนาฬิกา

แต่นี่ไม่ถูกต้อง ควรระบุดังนี้:

พิน CRC_ERROR จะถูกขับเคลื่อนต่ําเสมอในระหว่างการคํานวณ CRC เมื่อเกิดข้อผิดพลาด EDCRC Hard Block จะใช้ 32 รอบสัญญาณนาฬิกาเพื่ออัปเดต EMR พินจะถูกขับเคลื่อนสูงเมื่ออัปเดต EMR ดังนั้นคุณจึงสามารถเริ่มดึงเนื้อหาของ EMR ที่ขอบของพิน CRC_ERROR ที่เพิ่มขึ้นได้ พินจะยังคงสูงจนกว่าเฟรมปัจจุบันจะถูกอ่านแล้วขับเคลื่อนต่ําอีกครั้งสําหรับรอบสัญญาณนาฬิกา 32 รอบ

รูปภาพที่ 8-6 states CRC Calculation (ขั้นต่ํา 32 รอบนาฬิกา) แต่ควรระบุการคํานวณ CRC (32 รอบนาฬิกา)

 

ปัญหา132933: Volume1 บทที่ 8, การลดความเสี่ยง SEU สําหรับอุปกรณ์ Cyclone V, เวอร์ชัน 2014.06.30

ตาราง 8-3 แสดงCyclone E ในคอลัมน์ตัวแปรไม่ถูกต้อง ซึ่งควรแสดงCyclone V E

 

ปัญหา136679: คุณสมบัติ I/O ในอุปกรณ์ Cyclone V, เวอร์ชั่น 2013.06.21

 

หน้า 33 ระบุว่าไม่รองรับตัวต้านทานการดึงขึ้นที่อ่อนแอบนพินนาฬิกาเฉพาะ  ซึ่งไม่ถูกต้อง มีการรองรับตัวต้านทานการดึงขึ้นที่อ่อนแอบนพินนาฬิกาเฉพาะ

 

ปัญหา138112: ตารางข้อมูลอุปกรณ์ Cyclone V เวอร์ชั่น 1.3 2012.12.28

 

ตารางที่ 5-24 แสดงคุณสมบัติและการตั้งค่า IOE ที่ตั้งโปรแกรมได้สําหรับอุปกรณ์ Cyclone V แถวคุณสมบัติก่อนการเน้นจะบ่งบอกถึงการมอบหมายที่ใช้เพื่ออนุญาตให้มีค่า- 0 (เปิดใช้งาน) และ 1 (ปิดใช้งาน) เซลล์นี้ควรได้รับการอัปเดตเป็น 0 (ปิดใช้งาน) และ 1 (เปิดใช้งาน)

ปัญหา 156380: เครือข่ายนาฬิกาและ PLL ในอุปกรณ์ Cyclone V, เวอร์ชั่น 2013.05.06

มีสัญลักษณ์แสดงหัวข้อย่อยสองปุ่มสําหรับข้อกําหนดเมื่อใช้การสลับนาฬิกาอัตโนมัติ สัญลักษณ์แรกไม่ถูกต้อง โดยระบุว่า:

"อินพุตสัญญาณนาฬิกาทั้งสองต้องทํางานอยู่"

วัตถุประสงค์ของการสลับนาฬิกาอัตโนมัติคือการสลับระหว่างนาฬิกาหากนาฬิกาหยุดทํางาน ข้อกําหนดที่แท้จริงคือต้องรันนาฬิกาทั้งสองเมื่อกําหนดค่าFPGA สัญลักษณ์แสดงหัวข้อย่อยควรระบุว่า:

"อินพุตสัญญาณนาฬิกาทั้งสองต้องทํางานเมื่อกําหนดค่าFPGA"

ปัญหา140192: คุณสมบัติ I/O ในอุปกรณ์ Cyclone V: เวอร์ชั่น 2013.6.21

ตารางที่ 5-10 แสดงว่าสัญญาณอินพุต 3.3V ไม่ถูกรองรับเมื่อ VCCIO=2.5V ในการสนับสนุน MuliVolt I/O ตารางไม่ถูกต้องและ VCCIO 2.5V สามารถรองรับสัญญาณอินพุต 3.3V

ปัญหา138311: ตารางข้อมูลอุปกรณ์ Cyclone V: เวอร์ชั่น 3.4

ตารางที่ 51 แสดงค่าสําหรับ tCO จะเป็นค่าสูงสุด 4us แต่ไม่ถูกต้อง ค่าสูงสุดสําหรับ tCO ควรเป็น 4ns

ปัญหา110591: Cyclone ภาพรวมอุปกรณ์ V: เวอร์ชั่น 2012.12.28

หน้า 14, รูปภาพที่ 7 แสดงแพ็คเกจพิน M385 มีให้ใช้งาน นี่คือความผิดพลาดและจะได้รับการอัปเดตเป็นแพ็คเกจพิน M386

ปัญหา 98650: ฉบับที่ 1, บทที่ 4, เครือข่ายนาฬิกาและ PLL ในอุปกรณ์ Cyclone V, เวอร์ชั่น 2012.12.28

ปัจจุบันคู่มือระบุว่าโหมดข้อเสนอแนะภายนอกรองรับในทุกCyclone V PLLs ยกเว้นที่มุมของ PLL แบบเศษส่วน การดําเนินการนี้ไม่ถูกต้อง คู่มือควรระบุว่าโหมดข้อเสนอแนะภายนอกรองรับในทุกCyclone V PLL ยกเว้นใน PLL แบบเศษส่วน

ปัญหา 92790: คุณสมบัติไดรฟ์ข้อมูล 1, บทที่ 5, คุณสมบัติ I/O ในอุปกรณ์ Cyclone V, เวอร์ชั่น 2012.12.28
 
ตารางที่ 5-15: ธนาคาร I/O แบบโมดูลาร์สําหรับแพคเกจ V E A7 F672 Cycloneควรมีจํานวน I/O ดังต่อไปนี้:
ธนาคาร 6A = พิน I/O 48 พินที่มีอยู่
ธนาคาร 5B = พิน I/O 32 พินที่มีอยู่

ปัญหา 92829: คุณสมบัติไดรฟ์ข้อมูล 1, บทที่ 5, คุณสมบัติ I/O ในอุปกรณ์ Cyclone V, เวอร์ชั่น 2012.12.28

ตารางที่ 5-23 ควรระบุว่า Current Strength 16, 8, 4 mA มีให้สําหรับมาตรฐาน I/O LVTTL ขนาด 3.3V  รองรับ HPS เพียง 8, 4 mA

ความละเอียด

ปัญหาที่แก้ไข:

ปัญหา 67593: ฉบับที่ 1, บทที่ 5, คุณสมบัติ I/O ในอุปกรณ์ Cyclone V, เวอร์ชั่น 2.0

คําสั่งที่เป็นนัยว่าพิน VREF มีให้ใช้งานในขณะที่พิน I/O ผู้ใช้ถูกนําออกในเวอร์ชัน 2012.12.28 พิน VREF ไม่มีฟังก์ชันการทํางานของพิน I/O ของผู้ใช้

ฉบับที่ 41653: การกําหนดค่า การรักษาความปลอดภัยการออกแบบ และการอัปเกรดระบบระยะไกลในอุปกรณ์ Cyclone V เวอร์ชั่น 1.1

รูปแบบการกําหนดค่าสําหรับโหมด Cyclone V Devices สําหรับ AS (x1, x4) เพื่อแสดงการกําหนดค่า AS รองรับเฉพาะ 3.0 และ 3.3V

ฉบับที่ 41653: ข้อมูลพื้นฐานเกี่ยวกับอินเทอร์เฟซอุปกรณ์และการผนวกรวมสําหรับอุปกรณ์ Cyclone V เวอร์ชัน 1.1

บทนี้รวมอยู่ในคู่มืออุปกรณ์ ฉบับที่ 1  การกําหนดค่าอนุกรมแบบ Active ได้รับการอัปเดตเพื่อแสดงการรองรับเฉพาะ 3.0 และ 3.3V VCCPGM, 1.8V ไม่รองรับ

ปัญหา 30381: ฉบับที่ 2, บทที่ 5, คุณสมบัติ I/O ในอุปกรณ์ Cyclone V, เวอร์ชั่น 1.1

ตาราง 5-3 ที่อัปเดตเพื่อแสดงมาตรฐาน The 3.3-V LVCMOS I/O รองรับเฉพาะความแข็งแกร่งในปัจจุบัน 2mA

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 7 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V FPGA และ SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้