ข้อกําหนดแรงดันไฟฟ้ามาตรฐาน I/O ที่แตกต่างกันอย่างแท้จริงสําหรับอุปกรณ์ Stratix® II, Stratix II GX, Arria™ GX และ HardCopy® II ขึ้นอยู่กับตําแหน่งของบัฟเฟอร์ที่แตกต่างกันอย่างแท้จริง
บัฟเฟอร์ LVDS ส่วนใหญ่ตั้งอยู่ที่ฝั่ง I/O ด้านข้าง นี่คือจุดที่วงจร SERDES เฉพาะตั้งอยู่และสามารถเข้าถึงได้ด้วยพิน LVDS I/O ด้านข้างของธนาคาร นี่เป็นสถานที่ทั่วไปสําหรับการใช้งาน LVDS ส่วนใหญ่ ธนาคารเหล่านี้ต้องใช้ VCCIO 2.5V สําหรับทั้งการดําเนินการอินพุตและเอาต์พุต LVDS
ธนาคาร 3, 4, 7 และ 8 อยู่ที่ด้านบนและด้านล่างของอุปกรณ์รองรับการป้อนข้อมูลเฉพาะสําหรับ LVDS/LVPECL บนบัฟเฟอร์อินพุตนาฬิกาเฉพาะ บัฟเฟอร์เหล่านี้ใช้ VCCINT สําหรับการทํางาน LVDS/LVPECL และไม่ขึ้นอยู่กับแรงดันไฟฟ้า VCCIO ของธนาคาร ธนาคารเหล่านี้ไม่รองรับการดําเนินการเอาต์พุต LVDS/LVPECL
ธนาคาร 9, 10, 11 และ 12 ต้องใช้ VCCIO 3.3V สําหรับทั้งการดําเนินการอินพุตและเอาต์พุต LVDS/LVPECL รองรับการทํางานเอาต์พุต LVDS/LVPECL บนพิน PLL[5,6,11,12]_OUT[0,1] รองรับการทํางานอินพุตหรือเอาต์พุต LVDS/LVPECL บนพิน PLL[5,6,11,12]_FB/OUT2 นี่คือพินเดียวที่สามารถกําหนดค่าให้เป็นอินพุต LVDS/LVPECL หรือกําหนดค่าเป็นเอาต์พุต LVDS/LVPECL
อุปกรณ์ Stratix II, Stratix II GX และ HardCopy II ไม่รองรับพิน LVDS/LVPECL แบบสองทิศทาง