คำอธิบาย
ใช่ โปรดลบข้อจํากัดต่อไปนี้ในเส้นทาง Rx PCS-PCD ในไฟล์ SDC ที่สร้างขึ้นโดย CPRI IP Core:
set_multicycle_path -from [get_clocks {*receive_pcs0|กู้คืนrxclk_div4 rxclk_div2}] -ไปยัง [get_clocks rxclk] -setup -end 2
set_multicycle_path -from [get_clocks {*receive_pcs0|กู้คืนrxclk_div4 rxclk_div2}] -ไปยัง [get_clocks rxclk] -hold -end 2
แล้วเพิ่มข้อจํากัดต่อไปนี้ในไฟล์ SDC ที่สร้างขึ้นโดย CPRI IP Core:
ถ้า {$::quartus(nomeofexecutable) == "quartus_fit"} {
set_min_delay –จาก {*wire_receive_pcs0_dataoutfull*} ถึง {*|buf_wr_data*} 1.500
}
ในคอร์ CPRI IP v10.1 เราได้ขจัดข้อจํากัดหลายรอบทั้งหมดในไฟล์ SDC และแก้ไขรหัส RTL ด้วยไฟล์ SDC ที่อัปเดต