ID บทความ: 000085550 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 18/03/2013

ข้อผิดพลาดภายใน: ระบบย่อย: CDB_SGATE, ไฟล์: /quartus/db/cdb_sgate/cdb_sgate_wys_ram_block.cpp, บรรทัด: 475

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชัน 11.1 SP2 และก่อนหน้า คุณอาจเห็นข้อผิดพลาดนี้เมื่อคอมไพล์การออกแบบที่มุ่งเป้าไปที่อุปกรณ์ Cyclone® III ข้อผิดพลาดนี้อาจเกิดขึ้นหากมีการเปิดใช้งานตัวเลือก การปรับสมดุลบล็อก RAM อัตโนมัติ ในไฟล์การตั้งค่า Quartus II (.qsf):

set_global_assignment -name AUTO_RAM_BLOCK_BALANCING ON

โปรดทราบว่านี่เป็นค่าเริ่มต้นสําหรับการบ้านนี้

ความละเอียด

หากต้องการแก้ไขปัญหานี้ ให้ปิดตัวเลือกการปรับสมดุล Auto RAM Block โดยใช้การบ้านด้านล่างใน .qsf ของคุณ:

set_global_assignment -name AUTO_RAM_BLOCK_BALANCING OFF

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Cyclone® III FPGA
Cyclone® III LS FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้