ID บทความ: 000085471 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไม TimeQuest Timing Analyzer ในซอฟต์แวร์ Quartus II เวอร์ชั่น 7.1 SP1 และรายงานพอร์ตลูปเปเปอร์อนุกรมและรีเซ็ตหลายพอร์ตบนตัวรับส่งสัญญาณความเร็วสูงบนอุปกรณ์ Stratix II GX เป็นพาธที่ไม่มีข้อจํากัดสีแดง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    Quartus® ซอฟต์แวร์ II เวอร์ชั่น 7.1SP1 และใหม่กว่าไม่ต้องจํากัดการรีเซ็ตและพอร์ตอนุกรมลูปเชอร์ต่อไปนี้บนตัวรับส่งสัญญาณความเร็วสูง ALTGX/ALT2GXB จึงรายงานพาธที่ไม่มีข้อจํากัด

    • gxb_powerdown
    • tx_digitalreset
    • rx_digitalreset
    • rx_analogreset
    • rx_seriallpbken
    ความละเอียด

    เพิ่มข้อจํากัดในไฟล์ Synopsys Design Constraints (.sdc) ด้วยตนเองสําหรับ TimeQuest เพื่อวิเคราะห์พาธเหล่านี้ คําแนะนําในการเพิ่มข้อจํากัดลงในไฟล์ .sdc ด้วยตนเองมีอยู่ใน Stratix II GX Device Handbook (PDF)

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® II GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้