ID บทความ: 000085404 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/12/2013

จุดประสงค์ของสัญญาณ out1_n และ out2_n HPS SoC คืออะไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อกําหนดเส้นทางเอาต์พุตของ HPS UART ไปยัง FPGA จะมีการสร้างสัญญาณพิเศษ (out1_n และ out2_n) เนื่องจากปัญหาฟังก์ชั่นการทํางานของ out1_n และ out2_n ไม่ได้อธิบายไว้ในคู่มืออุปกรณ์

    ความละเอียด

    สองสัญญาณนี้ out1_n และ out2_n เป็นเอาต์พุตที่ผู้ใช้กําหนด และสามารถตั้งค่าให้ต่ําได้โดยการเขียนโปรแกรมโมเด็ม Control Register รุ่น OUT1 หรือ OUT2 บิต เป็นระดับสูง การดําเนินการ Master Reset จะตั้งค่าสัญญาณนี้เป็นสถานะไม่ได้ใช้งาน (สูง)

    เพิ่มข้อมูลนี้โดยเริ่มจากคู่มืออุปกรณ์ในรุ่น 15.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้