ID บทความ: 000085385 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 02/09/2012

TimeQuest คํานึงถึงการเปลี่ยนแปลงการตั้งค่าห่วงโซ่ความล่าช้าของ DQS อย่างไรเมื่อรายงานการจับเวลาALTDQ_DQSเมกะการทํางาน

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

สําหรับ TimeQuest เพื่อรายงานการเปลี่ยนแปลงเฟสเนื่องจากการเปลี่ยนแปลงการตั้งค่าห่วงโซ่ความล่าช้าของ DQS คุณต้องเปลี่ยนการตั้งค่าการเปลี่ยนเฟส DQS ใน Megawizard™ Plug in Manager สําหรับALTDQ_DQS

ตัวอย่างเช่น ในอุปกรณ์ Stratix® IV หากโหมดความถี่ของคุณคือ 1 คุณจะได้รับตัวเลือกการเปลี่ยนเฟส 30, 60, 90 หรือ 120 หากคุณเลือก "จํานวนขั้นตอนในdqs_delay_chain" จาก 3 คุณจะได้รับการเปลี่ยนแปลงเฟส 90 องศาและหากคุณเลือก 1 คุณจะได้รับการเปลี่ยนเฟส 30 องศา TimeQuest จะแสดงการเปลี่ยนแปลงนี้ก็ต่อเมื่อคุณเปลี่ยนตัวเลือก "DQS Phase Shift" ภายใต้ "ตัวเลือกห่วงโซ่ความล่าช้าขั้นสูง" ในหน้าที่สองของ Megawizard Plug in Manager GUI จาก 3000 เป็น 9000 (3000 ให้การเปลี่ยนเฟส 30 องศาและ 9000 ให้ 90 องศา)

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Stratix® V FPGA
Cyclone® V FPGA และ SoC FPGA
Arria® V FPGA และ SoC FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้