ID บทความ: 000085379 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 31/12/2013

ข้อผิดพลาด (21087): พอร์ตอินพุต "CALCLK" ต้องขับเคลื่อนด้วยแหล่งข้อมูลเดียวกัน

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณจะเห็นข้อผิดพลาดนี้ในอุปกรณ์รับส่งสัญญาณ Stratix® V, Arria® V หรือ Cyclone® V หากคุณมีคอนโทรลเลอร์การกําหนดค่าใหม่มากกว่าหนึ่งตัวที่มีแหล่งสัญญาณนาฬิกาที่แตกต่างกันสําหรับพอร์ต mgmt_clk_clk หากมีการแชร์บล็อกการปรับเทียบบล็อกเดียว

จํานวนบล็อกการปรับเทียบขึ้นอยู่กับอุปกรณ์

ความละเอียด หากต้องการแก้ไขปัญหานี้ ให้ใช้mgmt_clk_clkทั่วไป

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 7 ผลิตภัณฑ์

Stratix® V GX FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V GT FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้