ID บทความ: 000085363 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 04/06/2013

การแมปบิตแบบ Active Bit ของ Native PHY rx_parallel_data และบัส tx_parallel_data เมื่อปิดใช้งาน "เปิดใช้งานอินเทอร์เฟซข้อมูลอย่างง่าย" สําหรับอุปกรณ์รับส่งสัญญาณ Stratix V, Arria V และ Cyclone V

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

การแมปบิตแบบ Active Bit ของบัส rx_parallel_data และ tx_parallel_data Native เมื่อปิดใช้งาน "เปิดใช้งานอินเทอร์เฟซข้อมูลแบบง่าย" สําหรับStratix® V อุปกรณ์รับส่งสัญญาณ Arria® V และอุปกรณ์รับส่งสัญญาณ Cyclone® V ของตัวรับส่งสัญญาณจะแสดงอยู่ในบานหน้าต่างข้อความตัวรับส่งสัญญาณ Native PHY Megawizard™

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 13 ผลิตภัณฑ์

Stratix® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V FPGA และ SoC FPGA
Arria® V GT FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้