เหตุใดคําสั่ง Read Device Dummy Clock...

สิ่งแวดล้อม

ID บัก: 2205815199

Quartus Edition

Intel® Quartus® II Subscription Edition

ค้นพบเวอร์ชัน: 12.1

คำอธิบาย

เมื่อข้อมูลป้อนเข้า read_dummyclk ของ INTEL® FPGA IP ASMI Parallel ได้รับการยืนยัน IP จะทําการอ่านการลงทะเบียนการควบคุมแบบถาวรของอุปกรณ์กําหนดค่า EPCQ เพื่อกําหนดจํานวนรอบการหลอมเหลวที่จําเป็นสําหรับการอ่านที่รวดเร็ว

เนื่องจากปัญหาเกี่ยวกับ IP เอาต์พุตของ FPGA จะไม่ได้รับการแก้ไขในระหว่างการทํางานของสถานะการอ่านในเวลาที่อุปกรณ์ EPCQ ควรส่งคืนข้อมูล ซึ่งนําไปสู่ความขัดแย้งกันในสัญญาณ DATA[3.0] ความขัดแย้งนี้อาจหมายถึงมีการส่งคืนค่าที่ไม่ถูกต้อง

ความละเอียด

ห้ามใช้ตัวเลือก DUAL หรือ QUAD I/O ที่มีอยู่ใน Intel® FPGA IP แบบขนาน ASMI

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.0 และเป็นต้นไป

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Stratix® V GT FPGA

Cyclone® V GX FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

Cyclone® V SE SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

เหตุใดคําสั่ง Read Device Dummy Clock จึงไม่น่าเชื่อถือเมื่อใช้ตัวเลือก QUAD และ DUAL I/O บน Intel® FPGA IP แบบขนาน ASMI

สิ่งแวดล้อม

บทความที่เกี่ยวข้อง

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์