ID บทความ: 000085337 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมจึงมีการเปลี่ยนแปลงในระดับแรงดันไฟฟ้าโหมดทั่วไปของพินลบของอินพุต Differential SSTL หรือ HSTL ที่เปิดใช้งาน Parallel OCT ในอุปกรณ์ Stratix III และ Stratix IV

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ซอฟต์แวร์ Quartus® II เวอร์ชั่น 8.1 และ 9.0 จะปิดใช้งาน Parallel OCT บนพินลบของอินพุตที่แตกต่างกันอย่างไม่ถูกต้อง ปัญหานี้เกิดขึ้นเมื่อใช้มาตรฐาน IO ที่แตกต่าง SSTL หรือ HSTL แม้จะเปิดใช้งาน Parallel OCT

ปัญหานี้มีผลต่อStratix® III และอุปกรณ์ IV Stratixเท่านั้น

ในการแก้ไขปัญหานี้ในซอฟต์แวร์ Quartus II เวอร์ชั่น 8.1 หรือ 9.0 ให้ดาวน์โหลดและติดตั้งหนึ่งในโปรแกรมแก้ไขต่อไปนี้:

Quartus II 8.1 Patch 0.55 สําหรับพีซี

Quartus II 8.1 Patch 0.55 สําหรับพีซี readme.txt

Quartus II 8.1 Patch 0.55 สําหรับ Linux

Quartus II 8.1 Patch 0.55 สําหรับ Linux readme.txt

 

Quartus II 9.0 Patch 0.03 สําหรับพีซี

Quartus II 9.0 Patch 0.03 สําหรับพีซี readme.txt

Quartus II 9.0 Patch 0.03 สําหรับ Linux

Quartus II 9.0 Patch 0.03 สําหรับ Linux readme.txt

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® III FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้