คำอธิบาย
เมื่อเขียนโปรแกรมอุปกรณ์ EPCS/EPCQ ด้วยไฟล์ .jic โดยใช้สายดาวน์โหลด USB-Blaster II ใน Quartus® II Programmer คุณอาจเห็นข้อความแสดงข้อผิดพลาดนี้หลังจากโหลดภาพ Serial Flash Loader (SFL) ลงในFPGAสําเร็จแล้ว ซึ่งอาจเนื่องมาจากข้อจํากัดของบอร์ดที่ไม่สามารถใช้งานห่วงโซ่ JTAG ได้ที่ความถี่สูง
ความละเอียด
ตรวจสอบการตั้งค่าความถี่ TCK ของสายดาวน์โหลด USB-Blaster II ตามค่าเริ่มต้น ความถี่สําหรับสายเคเบิลดาวน์โหลด USB-Blaster II คือ 24MHz การชะลอตัวลงของ TCK อาจแก้ไขปัญหานี้ได้