ID บทความ: 000085221 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมคอนโทรลเลอร์ DDR/DDR2 High Performance (HP) จึงเปิดใช้งานสัญญาณ CKE สําหรับรอบสัญญาณนาฬิกาที่มากกว่าที่กําหนดเมื่ออยู่ในโหมดปิดเครื่องหลังจากออกคําสั่งรีเฟรชอัตโนมัติ

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใน Quartus® II และ IP เวอร์ชัน 8.0 และใหม่กว่ามีปัญหาที่ทําให้ CKE เปิดใช้งานเป็นเวลา tRFC

ลักษณะการทํางานนี้จะได้รับการแก้ไขในเวอร์ชัน Quartus II และ IP ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 9 ผลิตภัณฑ์

Cyclone® III FPGA
Arria® GX FPGA
อุปกรณ์ HardCopy™ III ASIC
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
Stratix® IV E FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้